Ziel des Projektes ist die Entwicklung von Methoden zur effizienten Nutzung dynamisch rekonfigurierbarer Hardware in selbstoptimierenden Systemen. Die Verfahren sollen in heutigen Systemen effizient angewendet werden können und zu skalierbaren Architekturen führen, die auch in zukünftigen Technologien mikroelektronischer Systeme effizient umgesetzt werden können. In der dritten Antragsphase sollen dazu insbesondere neue dynamisch rekonfigurierbare Multiprozessorarchitekturen entwickelt und in Bezug auf ihre Ressourceneffizienz bewertet werden.

Werden Prinzipien der Selbstoptimierung auch auf die Topologie bzw. Struktur der eingesetzten mikroelektronischen Systeme bezogen, so ist eine Rekonfigurierbarkeit der Systemarchitektur bzw. einzelner Systemkomponenten gefordert. Im Rahmen dieses Teilprojektes soll daher eine Methodik zur effizienten Nutzung dynamisch rekonfigurierbarer Hardware in selbstoptimierenden mechatronischen Systemen entwickelt werden. In den ersten zwei Förderperioden wurde hierzu das Kosten-/Nutzenverhältnis dynamisch rekonfigurierbarer Hardware analysiert. Auf Basis der erstellten Modelle wurden neue Methoden zur dynamischen Platzierung von Hardware-Modulen entwickelt und für die Optimierung informationstechnischer Komponenten im laufenden Betrieb genutzt. Für die praktische Implementierung haben wir auf Basis aktueller feldprogrammierbarer Gate-Arrays (FPGAs) eine rekonfigurierbare Systemumgebung geschaffen, die die Potentiale aktuell zur Verfügung stehender Technologien bestmöglich nutzt.

In der zweiten Projektphase haben wir unseren Ansatz weiterentwickelt und es ist eine Werkzeugkette für den Entwurf und die Analyse selbstoptimierender Hardwaresysteme entstanden, die im SFB breite Anwendung findet. Mit dem DMC-Modell und der darauf basierenden Simulationsumgebung SARA wurde ein Simulationswerkzeug geschaffen, das auf abstrakter Ebene die Analyse dynamisch rekonfigurierbarer Systeme ermöglicht. Diese wurde genutzt, um neue Methoden zur Platzierung und Defragmentierung von Hardwaremodulen zu entwickeln und zu bewerten. So konnten beispielsweise erste Ergebnisse zu Defragmentierungsalgorithmen für heterogene Systeme vorgestellt werden.

In enger Zusammenarbeit mit den anderen Teilprojekten werden die neuen Verfahren an verschiedenen Anwendungen verifiziert. Dabei ist für die Anwendung im SFB von besonderer Bedeutung, dass die Umschaltung zwischen verschiedenen Konfigurationen in Echtzeit erfolgen kann. Für die Umsetzung der Konzepte kommt neben dem dynamisch rekonfigurierbaren Prototyping-System RAPTOR-X64 auch ein neu entwickelter Miniroboter zum Einsatz, der insbesondere als Plattform für verteilte Systeme geeignet ist. Die Informationsverarbeitung der Systeme ist so konzipiert, dass die im Rahmen des Teilprojektes entwickelten Methoden auf beiden Plattformen zum Einsatz kommen können.

In der dritten Antragsphase sollen die Arbeiten auf verteilte selbstoptimierende Systeme ausgedehnt werden. Ziel ist hier die Realisierung einer robusten Informationsverarbeitung auf Basis verteilter, dynamisch rekonfigurierbarer Komponenten. Mit Hilfe geeigneter Methoden soll verhindert werden, dass der Ausfall einzelner Komponenten zu einem Ausfall des Gesamtsystems führt. Herausforderungen sind hier neben einer Erhöhung der Sicherheit in verteilten Systemen insbesondere die Optimierung der Ressourceneffizienz, d.h. die Optimierung von Leistungsfähigkeit, Kosten und Energiebedarf. Fallen Teilkomponenten aus, so soll sich das Gesamtsystem selbstoptimierend an die neuen Bedingungen anpassen, indem beispielsweise einzelne Systemkomponenten im Betrieb rekonfiguriert werden.

Neben der Betrachtung dynamisch rekonfigurierbarer Systeme auf Basis feingranularer FPGAs werden in der laufenden Förderperiode erste Untersuchungen zu grobgranularen, Prozessor-basierten Architekturen durchgeführt. Mit dem Ziel, neue ressourceneffiziente selbstoptimierende Architekturen zu finden, bilden diese Arbeiten den Schwerpunkt der beantragten Förderperiode. Unser Ansatz basiert auf On-Chip-Parallelprozessoren, die im Betrieb durch Rekonfiguration an sich ändernde Umgebungsanforderungen adaptiert werden können. Dabei versuchen wir, mit minimalen zusätzlichen Kosten für die Rekonfigurierbarkeit einen möglichst großen Effekt zu erzielen. Die neuen, dynamisch rekonfigurierbaren Multiprozessorarchitekturen sollen prototypisch umgesetzt und in Bezug auf ihre Ressourceneffizienz bewertet werden.

Teilprojektleiter:

 Prof. Dr. rer. nat. Franz Josef Rammig

 Dr.-Ing. Mario Porrmann

Teilprojektkoordinator:

 Dr.-Ing. Markus Köster

Publikationen (seit 6/2005)

Begutachtete Veröffentlichungen

Adelt, P.; Kleinjohann, B.; Herbrechtsmeier, S.; Rückert, U.: Demonstrating self-optimization using a heterogeneous robot group. In: Proceedings of the 8th IEEE International Conference on Industrial Informatics (INDIN), Osaka, Japan, July 13-16, 2010, pp. 727-732

Blesken, M.; Lütkemeier, S.; Rückert, U.: Multiobjective Optimization for Transistor Sizing of Sub-threshold CMOS Logic Standard Cells. In: Proceedings of the IEEE International Symposium on Circuits and Systems (ISCAS), Paris, France, May 30 - June 2, 2010, pp. 1480-1483

Chinapirom, T.; Witkowski, U.; Rückert, U.: Dynamic Reconfiguration of Universal FPGA-Microcontroller Module. In: FIRA RoboWorld Congress, December 10-14, 2005, Singapore City, Singapore, Elsevier, 2005

Dittmann, F.; Linke, M.; Hagemeyer, J.; Koester, M.; Lallet, J.; Pohl, C.; Porrmann, M.; Harris, J.; Ilstad, J.: Implementation of a Dynamically Reconfigurable Processing Module for SpaceWire Networks. In: Proceedings of the International SpaceWire Conference 2010, St. Petersburg, Russia, June 22-24 2010, pp. 193–196

Dreesen, R.; Jungeblut, T.; Thies, M.; Porrmann, M.; Rückert, U.; Kastens, U.: A Synchronization Method for Register Traces of Pipelined Processors. In: Proceedings of the International Embedded Systems Symposium 2009 (IESS '09), Schloss Langenargen, Germany, September 14-16, 2009, pp. 207–217

El-habbal, M.; Witkowski, U.; Rückert, U.: FPGA based speech processing for the Khepera Robot. In: In Proceedings of the 4th International Symposium on Autonomous Minirobots for Research and Edutainment (AMiRE), October 2-5, 2007, Buenos Aires, Argentine, Springer-Verlag, 2007

Grassi, P. R.; Santambrogio, M. D.; Hagemeyer, J.; Pohl, C.; Porrmann, M.: SiLLis: A Simplified Language for Monitoring and Debugging of Reconfigurable Systems. In: Proceedings of the International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA '09), Las Vegas, USA, July 13-16, 2009, pp. 174–180

Griese, B.; Kettelhoit, B.; Porrmann, M.: Evaluation of on-chip interfaces for dynamically reconfigurable coprocessors. In: Proceedings of the 5th International Symposium on Parallel Computing in Electrical Engineering (PARELEC), September 13-17, 2006, Bialystok, Poland, IEEE Computer Society Press, 2006, pp. 214-219

Griese, B.; Oberthür, S.; Porrmann, M.: Component case study of a self-optimizing RCOS/RTOS system: A reconfigurable network service. In: Rettberg, A., Zanella, M. C., Rammig, F. J. E.: From Specification to Embedded Systems Application, International Embedded Systems Symposium (IESS), August 15-17, 2005, Manaos, Brazil, Springer, 2005, pp. 267-277

Griese, B.; Porrmann, M.: A Reconfigurable Ethernet Switch for Self-Optimizing Communication Systems. In: Proceedings of the 3rd Conference on Computing Frontiers, May 3-5, 2006, Ischia, Italy, ACM, New York, NY, USA, 2006, pp. 403-412

Grünewald, M.; Rust, C.; Witkowski, U.: Using mini robots for prototyping intersection management of vehicles. In: Proceedings of the 3rd International Symposium on Autonomous Minirobots for Research and Edutainment, September 20-22, Awara-Spa, Fukui, Japan, Springer-Verlag New York, Inc., Secaucus, NJ, USA, 2005, pp. 287-292

Hagemeyer, J.; Kettelhoit, B.; Koester, M.; Porrmann, M.: A Design Methodology for Communication Infrastructures on Partially Reconfigurable FPGAS. In: Proceedings of the 17th International Conference on Field Programmable Logic and Applications (FPL), AUGUST 27-29, 2007, Amsterdam, Netherlands, IEEE, 2007, pp. 331-338

Hagemeyer, J.; Kettelhoit, B.; Koester, M.; Porrmann, M.: Design of Homogeneous Communication Infrastructures for Partially Reconfigurable FPGAs. In: Proc. of the Int. Conf. on Engineering of Reconfigurable Systems and Algorithms (ERSA), June 25 - 28, 2007, Las Vegas, Nevada, USA, CSREA Press, 2007

Hagemeyer, J.; Kettelhoit, B.; Koester, M.; Porrmann, M.: INDRA-Integrated Design Flow for Reconfigurable Architectures. In: Proceedings of the International Conference on Design, Automation and Test in Europe (DATE), April 16-20, 2007, Nice, France, IEEE Computer Society Press, 2007

Hagemeyer, J.; Kettelhoit, B.; Porrmann, M.: Dedicated Module Access in Dynamically Reconfigurable Systems. In: Proceedings of the 20th IEEE International Parallel and Distributed Processing Symposium, April 25-29, Rhodes Island, Greece, IEEE, 2006

Hagemeyer, J.; Koester, M.; Porrmann, M.: Hardware Virtualization Exploiting Dynamically Reconfigurable Architectures. In: Brinkmann, A., Karl, H. (Eds.): 1. GI/ITG KuVS Fachgespräch Virtualisierung, February 11-12, 2008, Paderborn, Germany, Universität Paderborn, 2008, pp. 19-28

Hussmann, M.; Thies, M.; Kastens, U.; Purnaprajna, M.; Porrmann, M.; Rückert, U.: Compiler-Driven Reconfiguration of Multiprocessors. In: Proceedings of Workshop on Application Specific Processors (WASP), October 4-5, 2007, Salzburg, Austria, 2007, pp. 3-10

Jungeblut, T.; Puttmann, C.; Dreesen, R.; Porrmann, M.; Thies, M.; Rückert, U.; Kastens, U.: Resource Efficiency of Hardware Extensions of a 4-issue VLIW Processor for Elliptic Curve Cryptography. In: Advances in Radio Science, Vol. 8, 2010, pp. 295–305

Jungeblut, T.; Sievers, G.; Porrmann, M.; Rückert, U.: Design Space Exploration for Memory Subsystems of VLIW Architectures. In: Proceedings of the fifth IEEE International Conference on Networking, Architecture, and Storage (NAS2010), Macau, China, July 15-17, 2010, pp. 377–385

Kaiser, I.; Kaulmann, T.; Gausemeier, J.; Witkowski, U.: Miniaturization of autonomous robots by the new technology Molded Interconnected Devices (MID). In: Proceedings of the 4th International Symposium on Autonomous Minirobots for Research and Edutainment (AMiRE), October 2-5, Buenos Aires, Springer-Verlag, 2007, pp. 107-114

Kalte, H.; Porrmann, M.: Context Saving and Restoring for Multitasking in Reconfigurable Systems. In: 15th International Conference on Field Programmable Logic and Applications (FPL), August 24-28, 2005, Tampere, Finland, IEEE, 2005, pp. 223-228

Kalte, H.; Porrmann, M.: REPLICA2Pro: Task Relocation by Bitstream Manipulation in VIRTEX-II/Pro FPGAs. In: CF '06: Proceedings of the 3rd conference on Computing frontiers, 2006, Ischia, Italy, ACM, New York, NY, USA, 2006, pp. 403-412

Kaulmann, T.; Chinapirom, T.; Witkowski, U.; Rückert, U.: Universal mini-robot with micro-processor and reconfigurable hardware. In: Proceedings of FIRA RoboWorld Congress, June 30 - July 1, 2006, Dortmund, Germany, Springer-Verlag, 2006, pp. 137-142

Kaulmann, T.; Strünkmann, M.; Witkowski, U.: FPGA-based Object Detection in Robot Soccer Application. In: Proceedings of the 3rd International Symposium on Autonomous Minirobots for Research and Edutainment (AMiRE), September 20-22, Awara-Spa, Fukui, Japan, Springer-Verlag, 2005, pp. 135-140

Kettelhoit, B.; Porrmann, M.: A Layer Model for Systematically Designing Dynamically Reconfigurable Systems. In: Proceedings of the 16th International Conference on Field Programmable Logic and Applications (FPL), August 28-30, 2006, Madrid, Spain, IEEE, 2006, pp. 547-552

Koester, M.: Efficient Utilization of Partially Reconfigurable Hardware. In: Proceedings of the International Conference on Very Large Scale Integration of System-on-Chip (IFIP VLSI-SoC), October 17-19, 2005, Perth, Australia, 2005, pp. 597-598

Koester, M.; Hagemeyer, J.; Margaglia, F.; Porrmann, M.; Dittmann, F.; Ditze, M.; Sterpone, L.; Harris, J.; Ilstad, J.: Design Flow for a Fault-Tolerant Reconfigurable Multi-FPGA Architecture for Space Applications. In: DATE 2011 Workshop on Design Methods and Tools for FPGA-Based Acceleration of Scientific Computing (DATE 2011), Grenoble, France, March 18, 2011

Koester, M.; Kalte, H.; Porrmann, M.: Run-Time Defragmentation for Partially Reconfigurable Systems. In: Proceedings of the International Conference on Very Large Scale Integration of System-on-Chip (IFIP VLSI-SoC), October 17-19, 2005, Perth, Australia, 2005, pp. 109-115

Koester, M.; Kalte, H.; Porrmann, M.: Task Placement for Heterogeneous Reconfigurable Architectures. In: Proceedings of the IEEE 2005 Conference on Field-Programmable Technology (FPT), December 11-14, 2005, Singapore City , Singapore, 2005, pp. 43-50

Koester, M.; Kalte, H.; Porrmann, M.: Relocation and Defragmentation for Heterogeneous Reconfigurable Systems. In: Proceedings of the International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA), June 27-30, 2006, Las Vegas, USA, CSREA Press, 2006, pp. 70-76

Koester, M.; Kalte, H.; Porrmann, M.; Rückert, U.: Defragmentation Algorithms for Partially Reconfigurable Hardware. VLSI-SoC: From Systems to Silicon. IFIP International Federation for Information Processing Series, 240, Springer, Boston, USA, 2007, pp. 41-53

Koester, M.; Luk, W.; Hagemeyer, J.; Porrmann, M.; Rückert, U.: Design Optimizations for Tiled Partially Reconfigurable Systems. In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 19(6), June, 2011, pp. 1048-1061

Korf, S., Cozzi, D., Koester, M., Hagemeyer, J., Porrmann, M., Santambrogio, M. D., Rueckert, U.: Automatic HDL-based generation of homogeneous hard macros for FPGAs. In: Proceedings of The 19th Annual International IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM), Salt Lake City, UT, USA, May 1-3, 2011, pp. 125-132

Luetkemeier, S.; Rückert, U.: A Subthreshold to Above-Threshold Level Shifter Comprising a Wilson Current Mirror. In: IEEE Transactions on Circuits and Systems II: Express Briefs, 57(9), Sep. 2010, S. 721-724

Münch, E.; Gambuzza, A.; Paiz, C.; Pohl, C.; Porrmann, M.: FPGA-in-the-Loop Simulations with CAMEL-View. In: In Proceedings of the 7th International Heinz Nixdorf Symposium, February 20-21, 2008, Paderborn, Germany, HNI-Verlagsschriftenreihe, 2008, pp. 429-445

Niemann, J.-c.; Puttmann, C.; Porrmann, M.; Rückert, U.: Resource Efficiency of the GigaNetIC Chip Multiprocessor Architecture. Journal of Systems Architecture (JSA), special issue on Architectural premises for pervasive computing, 53, 2007, pp. 285-299

Paiz, C.; Chinapirom, T.; Witkowski, U.; Porrmann, M.: Dynamically Reconfigurable Hardware for Autonomous Mini-Robots. In: 32nd Annual Conference of the IEEE Industrial Electronics Society (IECON), November 7-10, 2006, Paris, France, IEEE Industrial Electronics Society, 2006, pp. 3981-3986

Paiz, C.; Hagemeyer, J.; Pohl, C.; Porrmann, M.; Rückert, U.; Schulz, B.; Peters, W.; Böcker, J.: FPGA-Based Realization of Self-Optimizing Drive-Controllers. In: Proceedings of the 35th Annual Conference of the IEEE Industrial Electronics Society (IECON 2009), Porto, Portugal, November 3-5, 2009, pp. 2868–2873

Paiz, C.; Kettelhoit, B.; Klassen, A.; Porrmann, M.; Rückert, U.: Dynamically Reconfigurable Hardware for Digital Controllers in Mechatronic Systems. In: IEEE International Conference on Mechatronics (ICM), July 10-12, 2005, Taipei, Taiwan, IEEE, 2005, pp. 675-680

Paiz, C.; Kettelhoit, B.; Porrmann, M.: A design framework for FPGA-based dynamically reconfigurable digital controllers. In: The IEEE International Symposium on Circuits and Systems (ISCAS), May 27-30, 2007, New Orleans, USA, IEEE, 2007, pp. 3708-3711

Paiz, C.; Pohl, C.; Porrmann, M.: Reconfigurable Hardware in-the-Loop Simulations for Digital Control Design. In: 3rd International Conference on Informatics in Control, Automation and Robotics (ICINCO), May 9-12, 2006, Setubal, Portugal, 2006, pp. 39-46

Paiz, C.; Pohl, C.; Porrmann, M.: Hardware-in-the-Loop Simulations for FPGA-Based Digital Control Design. Informatics in Control, Automation and Robotics, Volume 3, Springer-Verlag, 2008, pp. 355-372

Paiz, C.; Pohl, C.; Radkowski, R.; Hagemeyer, J.; Porrmann, M.: FPGA-in-the-Loop-Simulations for Dynamically Reconfigurable Applications. In: Proc. of the 2009 Int. Conf. on Field-Programmable Technology (FPT'09), Sydney, Australia, December 9-11, 2009, pp. 372–375

Paiz, C.; Porrmann, M.: The Utilization of Reconfigurable Hardware to Implement Digital Controllers: a Review. In: IEEE International Simposium on Industrial Electronics (ISIE), June 4-7, 2007, Vigo, Spain, IEEE Industrial Electronics Society, 2007, pp. 2380-2385

Pohl, C.; Fuest, R.; Porrmann, M.; Rückert, U.: vMAGIC – Automatic Code Generation for VHDL – Eine Bibliothek zur Automatisierung von VHDL-Entwurfsaufgaben. In: newsletter edacentrum, July 2010, pp. 7-10

Pohl, C.; Hagemeyer, J.; Romoth, J.; Porrmann, M.; Rückert, U.: Using a Reconfigurable Compute Cluster for the Acceleration of Neural Networks. In: Proc. of the 2009 Int. Conf. on Field-Programmable Technology (FPT'09), Sydney, Australia, December 9-11, 2009, pp. 368–371

Pohl, C.; Paiz, C.; Porrmann, M.: Hardware-in-the-Loop Entwicklungsumgebung für informationsverarbeitende Komponenten mechatronischer Systeme. 5. Paderborner Workshop Entwurf mechatronischer Systeme, March 22-23, 2007, Paderborn, Germany, Heinz Nixdorf Institut, Universität Paderborn, 2007, pp. 69-79

Pohl, C.; Paiz, C.; Porrmann, M.: A Hardware-in-the-Loop Design Environment for FPGAs. In: Design, Automation and Test in Europe DATE, University Booth, March 10-14, 2008, Munich, Germany, 2008

Pohl, C.; Paiz, C.; Porrmann, M.: vMAGIC - VHDL Manipulation and Automation for Reliable System Development. In: Proceedings of the 3rd International Workshop on Reconfigurable Computing Education, April 10, 2008, Montpellier, France, 2008

Pohl, C.; Paiz, C.; Porrmann, M.: vMAGIC – Automatic Code Generation for VHDL. In: International Journal of Reconfigurable Computing, Hindawi Publishing Corporation, Volume 2009, Article ID 205149, 2009

Porrmann, M.; Hagemeyer, J.; Pohl, C.; Romoth, J.; Strugholtz, M.: RAPTOR – A Scalable Platform for Rapid Prototyping and FPGA-based Cluster Computing. In: Parallel Computing: From Multicores and GPU's to Petascale, Advances in Parallel Computing, Volume 19, IOS press, 2010, pp. 592–599

Porrmann, M.; Niemann, J.-c.: Teaching Reconfigurable Computing - Theory and Practice. In: International Workshop on Reconfigurable Computing Education, March 1, 2006, Karlsruhe, Germany, 2006

Porrmann, M.; Purnaprajna, M.: Puttmann, C.: Self-optimization of MPSoCs Targeting Resource Efficiency and Fault Tolerance. In: NASA/ESA Conference on Adaptive Hardware and Systems (AHS-2009), San Francisco, California, USA, July 29 – August 1, 2009, pp. 467-473

Purnaprajna, M.; Pohl, C.; Porrmann, M.; Rückert, U.: Using Run-time Reconfiguration for Energy Savings in Parallel Data Processing. In: Proceedings of the International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA '09), Las Vegas, USA, July 13-16, pp. 119–125, 2009

Purnaprajna, M.; Porrmann, M.: Run-time Reconfigurable Cluster of Processors. In: 41st Annual IEEE/ACM International Symposium on Microarchitecture (MICRO-41 2008), Workshop on Design, Architecture and Simulation of Chip Multi-Processors, November 8-12, 2008, Lake Como, Italy, IEEE Computer Society, 2008

Purnaprajna, M.; Porrmann, M.: Run-time Reconfigurable Multiprocessors. In: 23rd IEEE International Parallel and Distributed Processing Symposium, PhD Forum, March, 2008, Miami, FL, USA, 2008

Purnaprajna, M.; Porrmann, M.; Rueckert, U.: Run-time Reconfigurability in Embedded Multiprocessors. In: SIGARCH Computer Architecture News, Volume 37, Number 2, July 2009, pp. 30–37

Purnaprajna, M.; Porrmann, M.; Rueckert, U.; Hussmann, M.; Thies, M.; Kastens, U.: Run-Time Reconfiguration of Multiprocessors Based on Compile-Time Analysis. In: ACM Transactions on Reconfigurable Technology and Systems (TRETS), Vol. 3, Issue 3, Article No. 17, pp. 1–25, September 2010

Purnaprajna, M.; Puttmann, C.; Porrmann, M.: Power Aware Reconfigurable Multiprocessor for Ellipic Curve Cryptography. In: Proceedings of the Conference on Desing, Automation and Test in Europe (DATE), March 10-14, 2008, Munich, Germany, 2008, pp. 1462-1467

Puttmann, C.; Porrmann, M.; Grassi, P. R.; Santambrogio, M.; Rückert, U.: High Level Specification of Embedded Listeners for Monitoring of Network-on-Chips. In: Proceedings of the IEEE International Symposium on Circuits and Systems (ISCAS), Paris, France, May 30 - June 2, 2010, pp. 3333–3336

Puttmann, C.; Porrmann, M.; Rückert, U.: Extending GigaNoC towards a Dependable Network-on-Chip. In: Digest of the DAC Workshop on Diagnostic Services in Network-on-Chips (DSNOC), Anaheim, CA, USA, June 13, 2010, pp. 156–181

Rana, V.; Santambrogio, M.; Sciuto, D.; Kettelhoit, B.; Koester, M.; Porrmann, M.; Rückert, U.: Partial Dynamic Reconfiguration in a Multi-FPGA Clustered Architecture Based on Linux. In: Proceedings of the 21th International Parallel and Distributed Processing Symposium (IPDPS) / Reconfigurable Architectures Workshop (RAW), March 26- 27, 2007, Long Beach, California, USA, 2007

Romoth, J.; Hagemeyer, J.; Porrmann, M.; Rueckert, U.: Fast Design-space Exploration with FPGA Clusters. In: DATE 2011 Workshop on Design Methods and Tools for FPGA-Based Acceleration of Scientific Computing (DATE 2011), Grenoble, France, March 18, 2011

Schulz, B.; Paiz, C.; Hagemeyer, J.; Mathapati, S.; Porrmann, M.; Boecker, J.: Run-Time Reconfiguration of FPGA-Based Drive Controllers. In: 12th European Conference on Power Electronics and Applications (EPE), September 2-5, 2007, Aalborg, Denmark, 2007

Tanoto, A.; Du, J. L.; Kaulmann, T.; Witkowski, U.: MPEG-4-Based Interactive Visualization as an Analysis Tool for Experiments in Robotics. In: MSV'06 - The 2006 International Conference on Modeling, Simulation and Visualization Methods, June 26-29, 2006, Las Vegas, Nevada, USA, 2006

Tanoto, A.; Du, J. L.; Witkowski, U.; Rückert, U.: Teleworkbench: An Analysis Tool for Multi-Robotic Experiments. In: Proceedings of IFIP BICC, August 20-25, 2006 Santiago de Chile, Chile, 2006, pp. 179-188

Tanoto, A.; Werner, F.; Rückert, U.; Li, H.: Teleworkbench: Validating Robot Programs from Simulation to Prototyping with Minirobots. In: Proceedings of the 10th Int. Conf. on Autonomous Agents and Multiagent Systems (AAMAS 2011), Yolum, Tumer, Stone and Sonenberg (eds.), May, 2–6, Taipei, Taiwan, 2011

Tanoto, A.; Werner, F.; Rückert, U.: Multi-Robot System Validation: Simulation to Prototyping with Minirobots in the Teleworkbench. In: Proceedings of the 6th International Symposium on Autonomous Minirobots for Research and Edutainment, May 23-25, 2011, Bielefeld, Germany, 2011

Tanoto, A.; Witkowski, U.; Rückert, U.: Teleworkbench: A Teleoperated Platform for Multi-Robot Experiments. In: Proceedings of the 3rd International Symposium on Autonomous Minirobots for Research and Edutainment (AMiRE), September 20-22, 2005, Awara-Spa, Fukui, Japan, 2005, pp. 49-54

Twiefel, J.; Klubal, M.; Paiz, C.; Mojrzisch, S.; Krüger, H.: Digital signal processing for an adaptive phase-locked loop controller. In: SPIE Smart Structures and Materials & Nondestructive Evaluation and Health Monitoring, January, 2008, San Diego, California USA, SPIE-The International Society for Optical Engineering, 2008

Ullah, S.; Porrmann, M.; Hagemeyer, J.; Strugholtz, M.; Manzoor, M. A.; Yahya, K. M.: An Efficient Communication Architecture for FPGA Based Many Core Systems. In: proceedings of the IEEE International Conference on Intelligence and Information Technology (ICIIT 2010), Vol. 1, Lahore, Pakistan, October 28-30, 2010, pp. 336–339

Werner, F.; Rückert, U.; Tanoto, A.; Welzel, J.: The Teleworkbench – A Platform for Performing and Comparing Experiments in Robot Navigation. In: Proceedings of the Workshop on The Role of Experiments in Robotics Research at ICRA 2010 (Anchorage, Alaska, USA, May 3, 2010), 2010

Werner, F.; Tanoto A.; Welzel, J.; Rückert, U.: Teleworkbench: The Tele-operated Plattform for Robotic Experiments In: EURON/EUROP Annual Meeting, San Sebastian, Spain, March 10-12, 2010

Witkowski, U.; Herbrechtsmeier, S.; El-habbal, M.; Rückert, U.: Powerful Miniature Robot For Research And Education. In: The 5th International Conference on Computational Intelligence, Robotics and Autonomous System (CIRAS), June 19 - 21, 2008, Linz, Austria, 2008

Witkowski, U.; Herbrechtsmeier, S.; Tanoto, A.; El-habbal, M.; Alboul, L., P. J.: Self-Optimizing Human-Robot Systems for Search and Rescue in Disaster Scenarios. The 7th International Heinz Nixdorf Symposium, February 20-21, 2008, Paderborn, Germany, 2008, pp. 315-329

Dissertationen

Griese, B.: Adaptive Echtzeitkommunikationsnetze. Dissertation, Fakultät für Elektrotechnik, Informatik und Mathematik, Universität Paderborn, HNI-Verlagsschriftenreihe, Paderborn, 2008

Kettelhoit, B.: Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme. Dissertation, Fakultät für Elektrotechnik, Informatik und Mathematik, Universität Paderborn, HNI-Verlagsschriftenreihe, Paderborn, 2008

Köster, M.: Analyse und Entwurf von Methoden zur Ressourcenverwaltung partiell rekonfigurierbarer Architekturen. Dissertation, Fakultät für Elektrotechnik, Informatik und Mathematik, Universität Paderborn, HNI-Verlagsschriftenreihe, Paderborn, Band 14-231, 2007

Niemann, J.-c.: Ressourceneffiziente Schaltungstechnik eingebetteter Parallelrechner - GigaNetIC. Dissertation, Fakultät für Elektrotechnik, Informatik und Mathematik, Universität Paderborn, HNI-Verlagsschriftenreihe, Paderborn, 2008