17.12.2008

Herr Dr.-Ing. Jörg-Christian Niemann, bisher wissenschaftlicher Mitarbeiter in der Fachgruppe Schaltungstechnik, hat seine Promotionsprüfung abgelegt. Das Thema seiner Dissertation heißt „Ressourceneffiziente Schaltungstechnik eingebetteter Parallelrechner – GigaNetIC“.
Herzlichen Glückwunsch!

Im Rahmen dieser Arbeit wurde die neuartige skalierbare GigaNetIC-Chip-Multiprozessor(CMP)-Architektur entworfen, die aufgrund einer sehr flexibel gestalteten, parametrisierbaren Hardwarestruktur an verschiedenste Anforderungen angepasst werden kann, um so für unterschiedlichste Anwendungsszenarien eine möglichst ressourceneffiziente Lösung zu bieten. Rückgrat dieses Chip-Multiprozessorsystems bildet das eigens für diese Architektur entworfene neuartige hierarchische GigaNoC-On-Chip-Netzwerk.

Für die GigaNetIC-Architektur wurde eine umfangreiche Entwicklungsumgebung zur detaillierten Evaluation und Optimierung aller Hardwarekomponenten entworfen. Anhand anwendungsspezifischer Instruktionssatzerweiterungen des N-Core-Prozessorkerns konnten Performanzzuwächse von bis zu 25% bei den untersuchten Netzwerkanwendungen erzielt werden. Die implementierten Hardwarebeschleuniger ermöglichten eine Reduktion der Verarbeitungszeit um bis zu drei Größenordnungen bei moderater Flächenzunahme. Zusätzlich konnte der Energiebedarf deutlich reduziert werden. Varianten der GigaNetIC-Architektur wurden als FPGA-Prototyp und in zwei aktuellen Standardzellentechnologien implementiert. Der Vergleich eines massiv parallelen GigaNetIC-Systems mit derzeitigen Universalprozessoren zeigte für ein spezielles Netzwerkanwendungsszenario einen Leistungsvorsprung des optimierten, 80 Prozessorkerne umfassenden GigaNetIC-CMPs um zwei Größenordungen einhergehend mit einem um zwei Größenordnungen geringeren Energiebedarf bei einem Zehntel der durchschnittlichen Taktfrequenz und gleicher Chipfläche.